LekPav_1178_az


Д‰рістердіS тірек коспектілері




ФФСО ПГУ 7.18.2/05




JазаKстан РеспубликасыныS Білім ж‰не Cылым министрлігі

С. ТорайCыров атындаCы Павлодар мемлекеттік университеті

Информатика ж‰не аKпараттыK ж_йелер кафедрасы






050703 «АKпараттыK ж_йелер» мамандыCыныS студенттері _шін

«Схемотехника» п‰ні бойынша


Д€РІСТЕРДІR
ТІРЕК КОСПЕКТІЛЕРІ




















Павлодар

Д‰рістердіS тірек коспектілерін бекіту параCы




ФФСО ПГУ 7.18.1/05





БЕКІТЕМІН
ФМж/еАТ факультетініS деканы
___________ С.К.Тлеукенов
200 __ ж. «___»____________



Jaрастырушы: АCа оKытушы Джарасова Г.С.

Информатика ж‰не аKпараттыK ж_йелер кафедрасы


050703 «АKпараттыK ж_йелер» мамандыCыныS студенттері _шін

«Cхемотехника» п‰ні бойынша

Д‰рістердіS тірек коспектілері


Кафедра м‰жілісінде бекітілді, 20___ж. «___»____________ Хаттама №_____.

Кафедра меSгерушісі _________________________ Нaрбекова Ж.J.


ФакультеттіS ‰дістемелік кеSесінде Kaпталды,

200__ж. «___»____________ Хаттама №_____.


€К т™райымы _________________________ Кишубаева А.Т.
















Мазмaны

1 БазалыK жартылай ™ткізгіш диодтар мен транзисторлар

2 ФункционалдыK т_йіндер

3 Жартылай ™ткізгішті есте саKтау KaрылCысы

4 АналогтыK электрондыK KaрылCылардыS сaлбатехникасы

5 Аналогты-сандыK ж‰не сандыK-аналогтыK т_рлендіргіштер

6 Коректендіру блоктарыныS сaлбатехникасы ж‰не ЭЕМ KaрылCыларын программалыK басKару элементтері
1 ТАJЫРЫП. Есептеу техникасыныS арифметикалыK ж‰не логикалыK негіздері

Жоспар
Санау ж_йелері
Алгебра логикасы
Кейбір комбинациялыK схемаларда логикалыK функциялар тек кіретін айнымалылардыS м‰ндерініS комбинациясынан байланысты болады.
К™п цифрлыK KaрылCыларды сипаттау барысында кіретін ж‰не шыCатын сигналдардыS реттелген екілік жиынын Kолданады. Бaл жиындарды санау ж_йелерінде к™рсету ыSCайлы.

Санау ж_йелері
Санау ж_йелерi позициялыK ж‰не позициялыK емес болып екiге б™лiнедi.
ПозициялыK емес санау ж_йесiнде цифрдыS м‰нi оныS сандаCы позициясына (разрядына) байланысты емес. ПозициялыK емес СЖ «Римдік» сандар жатады.
Мысалы, римдiк санау ж_йесiнде ХI санында Х-ондыKты, I-бiрлiктi бiлдiрдi; IХ санында да I-бiрлiктi, Х- ондыKты бiлдiрдi.
ПозициялыK санау ж_йесiнде цифрдыS м‰нi оныS сандаCы позициясына (разрядына) байланысты.
Мысалы: 455 санында 4 цифрасы ж_здiктi, 245 санында 4 цифрасы ондыKты, 184 санында 4 цифрасы бiрлiктi бiлдiредi.
Кез келген теріс емес n – разрядты б_тін сан Сn-1, , C1, C0 позициялыK СЖ-де мына т_рде к™рсетіледі:
D = Сn-1bn-1 + C1b1 + C0b0 ,
мaндаCы D – ондыK ж_йедегі сан, Сi – i разрядтыS м‰ні, b – санау ж_йесі, bі – салмаKтыK коэф., n – б_тін санныS разряд саны. ЦифрлыK ж‰не есептеу техникасында кеS таралCан екілік (BIN), ондыK (DEC), он алтылыK (HEX) санау ж_йелері.

Санау ж_йелерiнiS айырмашылыKтары оныS базалыK цифрларына байланысты.

Санау ж_йелерi
БазалыK цифрлары

Екiлiк
Сегiздiк
ОндыK
Он алтылыK
0,1
0,1,2,3,4,5,6,7
0,1,2,3,4,5,6,7,8,9
0,1,2,3,4,5,6,7,8,9, A,B,C,D,E,F



ОндыK (10) ж_йедегi санды басKа q- ж_йесiне ауыстыру т‰ртiбi: 10 q.

Берiлген санды q-Cа б™лу; (б™лу амалы баCанамен орындалады, ондыK б™лшекке айналдырылмайды).
ШыKKан н‰тиженiS б_тiнi q-Cа б™лiнетiн болса, н‰тиженi таCы да q-Cа б™ле беру; 2-п. Kайталай беру.
Б_тiндi ж‰не KалдыKтарды оSнан солCа Kарай тiзiп жазу.

q-ж_йесiндегi санды ондыK (10) ж_йеге ауыстыру т‰ртiбi: q 10

Берiлген санныS разрядтарын оSнан солCа Kарай 0-ден бастап н™мiрлеу;
СанныS цифрларын q-дыS разрядKа с‰йкес н™мiрiндей д‰режесiне к™бейтiп, к™бейтiндiлердiS Kосындысын табу;
ШыKKан н‰тиже 10 ж_йедегi сан болады.
Алгебра логикасы

Логика – (“ logos”_грек с™зi – с™з, ой, аKыл-ой) ойлаудыS заSдылыKтары мен формасы туралы CылымдардыS жиыны.
МатематикалыK логиканыS негiзi – логика алгебрасы. ОныS негiзiн Kалаушы Джордж Буль.

Негiзгi логикалыK байланыстар:
Керiсiнше (емес, not): С™йлесу тiлiнде оCан “жоK”’, “емес” деген с™здер с‰йкес келедi. А-Cа керi тaжырымдама 13 EMBED Equation.3 1415 деп белгiленедi.
Мысал: егер А тaжырымдамасы ”к_н-суыK” болса,
А-Cа керi, яCни 13 EMBED Equation.3 1415 =’К_н суыK емес’’ болады.
“Керi“ логикалыK операциясына мынадай аKиKаттыK таблица с‰йкес келедi.

А
13 EMBED Equation.3 1415

1
0

0
1


Коньюнкция (and): С™йлеу тiлiнде оCан ’’ж‰не’’ деген с™з с‰йкес келедi.
Жазылу т_рi: F=A(B; F=AxB; F=A&B, АВ.
Коньюнкция логикалыK к™бейту деп те аталады. Коньюнкциямен байланысKан тaжырымдамалардыS барлыCы бiрдей аKиKат болса Cана, к_рделi тaжырымдаманыS да н‰тижесi аKиKат болады.
’’Ж‰не’’ логикалыK операциясыныS аKиKаттыK кестесi.

А
В
А(B

1
1
1

0
1
0

1
0
0

0
0
0


Дизьюнкция (or)( С™йлеу тiлiнде оCан ’’немесе’’ деген с™з с‰йкес келедi.
Жазылу т_рi: F=A(B; F=A+B.
Дизьюнкция логикалыK Kосу деп те аталады. Дизьюнкциямен байланысKан тaжырымдалардыS кем дегенде бiреуi аKиKат болса, к_рделi тaжырымдаманыS да н‰тижесi аKиKат болады.
’’Немесе’’ логикалыK операциясыныS аKиKаттыK кестесi.

А
В
А(B

1
1
1

0
1
1

1
0
1

0
0
0


Кез келген к_рделi тaжырымдаманыS аKиKаттыCы аKиKаттыK таблицасы арKылы аныKталады.
Ондай таблицада берiлген тaжырымдардыS барлыK м_мкiн м‰ндерi ж‰не оCан с‰йкес н‰тижелердiS м‰ндерi к™рсетiледi.



ЭЕМ - нiS логикалыK негiздерi.

ЭЕМ-де логикалыK функцияларды логикалыK элементтер ж_зеге асырады. Электр сигналдары логикалыK элементтер арKылы ™ткенде т_рленедi.

Негiзгi логикалыK элементтер: ЕМЕС (инвертор), Ж€НЕ, НЕМЕСЕ.

ЛогикалыK элементтердiS кескiнделуi (схемасы):


ЕМЕС

Ж€НЕ НЕМЕСЕ

ЛогикалыK элементтердiS аKиKаттыK кестесi с‰йкес логикалыK операциялардыS таблицасымен бiрдей.

Мына схеманыS шыCыстаCы сигналын аныKтау _шiн аKиKаттыK таблица Kaрамыз.



















2 ТАJЫРЫП. КомбинациялыK логикалыK схемалар

Жоспар
2.1 Дешифратор. Шифратор
2.2 Мультиплексор. Демультиплексор
2.3 Екілік – ондыK кодты жетісегментті индикатор кодына т_рлендіруші
2.4 ЦифрлыK компаратор

КодтардыS комбинациялыK т_рлендірулері кірістегі m-элементті параллельді кодты шыCыста n-элементті параллельді кодKа т_рлендіру _шін Kолданылады. Кіріс ж‰не шыCыс сигналдары арасындаCы байланыс аKаиKат кестесімен беріледі. КеS таралCан т_рлендірушілер: дешифратор, шифратор, мультиплексор, демультиплексор, екілік-ондыK кодты жеті сегментті индикатор кодына т_рлендіруші.

Дешифратор. Шифратор
Дешифраторлар. Дешифратор (DC символымен белгіленеді, аCылш. decoder) – кірістегі параллельді екілік кодты шыCыста жалCыз сигналCа т_рлендіретін комбинациялыK KaрылCы. Дешифраторлар басKару KaрылCыларында, газоразрядтыK индикаторлары бар цифрлыK индикация ж_йелерінде, ‰р-т_рлі шынжырлар бойынша импульстарды _йлестірушілерді ж‰не т.б. кеS Kолданылады.
ДешифратордыS белгіленуі 1 суретте к™рсетіледі.
Екілік n-разрядты кодты дешифратордыS 2n шыCысы болады, себебі кіріс кодыныS ‰р 2n м‰ндердіS біріне оныS бір шыCысына бір сигнал с‰йкес келу керек. Т™менде ондыK сандардыS _ш разрядты екілік кодыныS дешифраторы _шін аKиKат кестесі келтірілген.
Осы кестеде ‰р функцияCа тек бір минтерм с‰йкес келеді, сондыKтан да осы функцияларды минимизациялаудыS Kажеті жоK.



ДешифратордыS Kалып к_й кестесі
X3

Х2
X1
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

0
0
0
1
0
0
0
0
0
0
0

0
0
1
0
1
0
0
0
0
0
0

0
1

·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·–
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·АлынCан теSдеулерден толыK дешифратор жасалу _шін _ш кіріске сегіз _шкірістік элемент Y конъюнкция , 3 элемент 13 EMBED Equation.3 1415, 13 EMBED Equation.3 1415, 13 EMBED Equation.3 1415 теріске аудару Kажет болады.
Шифратор. Шифратор (CD символымен белгіленеді, аCылш. coder) кірістегі жалCыз сигналды n разрядты екілік кодKа т_рлендіреді. Шифратор – бaл дешифратордыS кері функциясын орындайтын комбинациялыK KaрылCы. ШифратордыS аKиKат кестесі бойынша келесі схеманы KaруCа болады (сурет 2):

X0
X1
Х2
X3
Y1
Y2

1
0
0
0
0
0

0
1
0
0
0
1

0
0
1
0
1
0

0
0
0
1
1
1














Т™менгі дизъюнктор шыCыста кодтыS жоK екенін аныKтайды. Кез келген кіріс KоздырылCанда EN шыCысында сигнал пайда болады.
Шифраторлар к™бінде ондыK санды екілік санау ж_йесіне аудару _шін аKпаратты енгізу KaрылCыларында (басKару пульттарда) Kолданылады.

2.2 Мультиплексор. Демультиплексор
Мультиплексор m аKпараттыK, n басKарушы кірісі ж‰не бір шыCысы бар комбинациялыK KaрылCы. Бірнеше кіріс сигналдыS біреуін кезек – кезек бір шыCысKа жіберуге (мультиплексорлеуге) арналCан. Мультиплексирленген кіріс саны мультиплексордыS канал саны деп аталады. Мысалы, екі каналды 4 разрядты мультиплексорда 4 шыCыс болады. ОныS ‰р шыCысына 2 кіріс сигналыныS тек біреуі жіберілуі м_мкін. Ал т™рт каналды 2 разрядты мультиплексорда 2 шыCыс болады. ОныS ‰р шыCысына 4 кіріс сигналдан тек біреуі жіберіледі. €детте канал саны 2-ден 16-Cа дейін, ал разряд саны 1-ден 4-ке дейін болады. МультиплексордыS каналы неCaрлым к™п болса, разрядтары соCaрлым аз болады.















Функционалды мультиплексор конъюнкцияныS m элементтерінен KaалCан. Бaл элементтедіS шыCыстары m кірістері бар НЕМЕСЕ элементі арKылы дизъюнкциялыK байлынысKан (сурет 4).
КонъюнкцияныS барлыK элементтерініS бір кірістеріне аKпараттыK сигналдар беріледі, ал осы элементтердіS басKа кірістері n кірісі бар дешифратордыS с‰йкес шыCыстарымен байланысKан.
Функционалды схемадан мультиплексор Kaрамында ‰рбіреуінде екі не _ш кірісі болатын конъюнкция элементтері, мультиплексордыS А, В, С, D кіріс санына теS шыCыс саны болатын дизъюнкция элементтері ж‰не оCан с‰йкес шыCыс саны болатын дешифратор бар екенін к™руге болады. Бaл шыCыстардыS саны мультиплексордыS аKпараттыK кіріс санымен аныKталады.
Мультиплексорлар есептеуіш техникада цифрлыK сигналдардыS коммутаторлары ретінде кеS Kолданылады. Олар динамикалыK жедел саKтау KaрылCылардыS адрестік кірістерін коммутациялау _шін компьютерлерде ж‰не микропроцессорлыK контроллерлерде , шиналарды біріктіру немесе тармаKталу т_йіндерде (узел) ж‰не т.б. Kолданылады.
Демультиплексор. М‰ліметтерді бір кіріс каналдан бірнеше канал – KабылдаушыныS біреуіне Cана жібереді. ДемультиплексордыS функционалды схемасы ж‰не оныS белгіленуі 5 суретте к™рсетілген.
Суреттен демультиплексор бaл дешифратор рaKсат ету кірісімен екенін к™руге болады.

















2.3 Екілік-ондыK кодты жеті сегментті индикатор кодына т_рлендіруші

СандардыS индикациясы экранда ж‰не пульттарда ондыK т_рде жасалады. Ол _шін жеті сегментті жарыK диодты немесе сaйыK кристалды индикаторлар Kолданылады. Индикаторды б™лек элементтерініS кернеуімен басKарып, оны жарыK KылуCа (светодиодные индикаторы) немесе т_сін ™згертуге (жидкокристаллические индикаторы) болады. Осылайша 0, 1,.... 9 ондыK сандардыS суретін алуCа болады.
Екілік аKпаратты ондыK т_рге аудару _шін к™бінде ондыK сандардыS д‰птерлік т_рін Kолданады. Екілік кодты жеті сегментті индикатор кодына т_рлендіру алгоритмі кестеде к™рсетілген.




Цифра
СанныS
Жетісегментті код



Екілік коды
а
b
с
d
е
f

·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
· ЦифрлыK компаратор
Екі n-разрядты екілік А ж‰не В сандарын салыстыру _шін арналCан. Осы есепті шешу _шін алдымен А ж‰не В сандарыныS ‰р разрядын салыстырады. Осы операцияны орындайтын логикалыK элемент екі модуль бойынша сумматор. ОCан мына теSдеу с‰йкес келеді:
13 EMBED Equation.3 1415
бaл теSдеу А=В болCанда Cана Y шыCыс сигналы т™менгі деSгейде болады. Бaл операцияны к™п кірісті элемент Ж€НЕ т™менгі деSгейдегі кіріс сигналдары _шін орындайды. Осы элементтіS шыCыс сигналы Q мынаCан теS:
13 EMBED Equation.3 1415
Осылайша n разрядты цифрлыK компаратор (6 сурет) екі модулі бойынша Kосу операциясын орындайтын n элементтен ж‰не инверсті сигнал бойынша Ж€НЕ элементініS бір n- кірісінен тaрады.










ТАJЫРЫП. Сумматор
Жоспар
Жартылай сумматор. Бір разрядты сумматор
3.2 Сумматор тізбекті тасымалдаумен. Сумматор параллелді тасымалдаумен

Сумматор – к™празрядты сандарды Kосу операциясын орындайтын логикалыK KaрылCы.
3.1 Жартылай сумматор
Бір разрядты екілік а ж‰не в сандардыS Kосындысы келесі кестеге с‰йкес жасалады:

a
b
S
C

0
0
0
0

0
1
1
0

1
0
1
0

1
1
0
1


Одан S Kосындысы ж‰не С тасылмалдауы мына формуламен есептелінеді:
S=13 EMBED Equation.3 1415 ,C=13 EMBED Equation.3 1415, С13 EMBED Equation.3 1415=13 EMBED Equation.3 1415
НЕМЕСЕ-ЕМЕС элементіне келтіру _шін бaл формуланы ™згертейік:
S=13 EMBED Equation.3 1415
13 EMBED Equation.3 1415 C= a
·b=13 EMBED Equation.3 1415

АлынCан формулалар негізінде жартылай сумматор синтезделуі м_мкін. Жартылай сумматор бaл бір разрядты екі сандардыS Kосындысын орындайтын KaрылCы. (сурет 7а)
Жартылай сумматор _шін дизъюнктивті форманы Kaру барысында:
S=13 EMBED Equation.3 1415 C=a
·b

Сурет 7 Жартылай сумматордыS схемасы мен оныS белгіленуі.

Бірразрядты сумматор
Жартылай сумматормен салыстырCанда оCан таCы т™менгі разрядтан тасымалдау сигналы Kосылады. Егер ол болмаса, онда жоCары разрядKа тасымалдау тек екі сан бірге (1) теS болса Cана жасалуы м_мкін.
Егер т™менгі разрядтан тасымалдау болса, онда жоCарCы разрядKа тасымалдау ‰р Kашан болады, тек екі сан н™лге теS болса Cана тасымалдау болмайды.
Осындай сумматор схемасы 2 жартылай сумматормен жасалады. (8 сурет)
Бaл схемада аралыK 13 EMBED Equation.3 1415сигналдарын KарастырайыK. Бaл сигналдарды аKиKат кестесіне KосайыK. Бaл схема жaмысыныS ж‰не кестесініS с‰йкестігін барлыK м_мкін болатын нaсKаларын Kарап тексеруге болады.

Сурет 8. ТолыK сумматордыS схемасы

СумматордыS аKиKат кестесі
Кірістері
АралыK м‰ндер
ШыCыстары

ai
bi
ci
pi
gi
ri
si
ci+1

0
0
0
0
0
0
0
0

0
0
1
0
0
0
1
0

0
1
0
1
0
0
1
0

0
1
1
1
0
1
0
1

1
0
0
1
0
0
1
0

1
0
1
1
0
1
0
1

1
1
0
0
1
0
0
1

1
1
1
0
1
0
1
1


3.2 Тізбекті тасымалдауы бар сумматор
Ол бірразрядты толыK сумматорлар негізінде Kaралады. ТолыK сумматордыS ‰р біреуі т™менгісінен басKасы, _
·ш кіріс сигналын (2 Kосылатын ж‰не т™менгі разрядтан тасымалдау сигналы) Kабылдау Kажет.
9 суретте екі т™рт разрядты а ж‰не в сандарын KосуCа арналCан схема к™рсетілген. С4 тасымалдау сигналы аKиKат болады егер С3 м‰ні дaрыс болса. Осындай сумматорлар Тізбекті тасымалдауы бар сумматор деп аталады.
Т™мендегі схема интегралды т_рде шыCарылады. ОныS т™менгі разрядында толыK сумматор Kолданылады, схеманыS разрядтілігін жоCарлату _шін.


Сурет 9. Тізбекті тасымалдауы бар сумматордыS схемасы

Параллельді тасымалдауы бар сумматор. К™п разрядты сандарды Kосу уаKытын азайту _шін параллельді тасымалдаумен сумматорлар Kолданады (сурет 10). БарлыK тасымалдау сигналдары кіріс айнымалылардыS м‰ндері бойынша есептелінеді.


Сурет 10. Параллельді тасымалдауы бар сумматордыS схемасы

Кез келген і-ші разрядты тасымалдау сигналы _шін мына теSдеуді KолдануCа болады:
ci+1=ai
· bi + (ai 13 EMBED Equation.3 1415 bi)
· ci = gi + pi
· ci (*)
ТолыK сумматорда да gi, рi м‰ндері аралыK н‰тиже ретінде есептелінеді. gi сигналы тек осы разрядтаCы ai ж‰не bi кіріс айнымалылардыS комбинациясынан тасымалдау жасалса Cана шыCарылады. СондыKтан оны тасымалдауды генерациялау функциясы деп атайды. рi сигналы т™менгі разрядта алынCан ci тасымалдау сигналы ары Kарай жіберіле ме, жоK па соны к™рсетеді. СондыKтан оны тасымалдауды тарату функциясы деп атайды.
(*) теSдеуден тасымалдау сигналын есептейтін келесі формулаларды шыCаруCа болады:
C1=g0 + p0
· c0,
C2= g1 + p1
· c1= g1 + p1
· g0 + p1
· p0
· c0,
C3= g2 + p2
· c2 = g2 + p2
· g1 + p2
· p1
· g0 + p2
· p1
· p0
· c0
C4= g3 + p3
· c3 = g3 + p3
· g2 + p3
· p2
· g1 + p3
· p2
· p1
· g0 + p3
· p2
· p1
· p0
· c0


4 ТАJЫРЫП Триггерлер
Жоспар
4.1 Асинхронды ж‰не синхронды RS триггерлер
4.2 D-триггер статикалыK басKарумен. D-триггер динамикалыK басKарумен
4.3 €мбебап JK-триггер. T-триггер

КомбинациялыK KaрылCылардан басKа таCы дискретті не цифрлыK автоматтар классы болады. Осындай KaрылCыныS шыCыс сигналы тек кіріске жіберілген сигналдардан байланысты болмайды. Ол таCы бaрын жіберілген сигналдардан байланысты болады. Осындай KaрылCылар сигналдарды саKтай алады.
Триггер – бaл екі тaраKты жаCдайы болатын тізбектелген схема. Кірістегі сигналдар ‰серінен триггер бір жаCдайдан екіншіге ауысады. ТриггердіS екі шыCысы болады тура ж‰не инверсті, ал кіріс саны орындалатын функциядан байланысты болады.

4.1 Асинхронды RS-триггер
Ол Kарапайым триггер. ОныS негізінде басKа триггерлер жасалынады. ОныS 2 кірісі бар S, R ж‰не екі симметриялыK шыCысы Q ж‰не 13 EMBED Equation.3 1415 (11 сурет).

ТриггердіS S-кірісі орнатылCан (аCылшын set-установить, орнату), R кірісі н™лдік жаCдайCа келтіру, т_сіру (аCылш. Reset - сбросить, т_сіру) деп аталады. Q шыCысы - тура, ал 13 EMBED Equation.3 1415 шыCысы - инверсті деп аталады.
Асинхронды RS триггер НЕМЕСЕ- ЕМЕС элементтік базасында орындалуы м_мкін.(12а сурет).

S=1 ж‰не R=0 болCанда
13 EMBED Equation.3 1415 = 0
Q = 13 EMBED Equation.3 1415 = 1

S=0 ж‰не R=1 болCанда
13 EMBED Equation.3 1415 = 1
Q = 13 EMBED Equation.3 1415 = 0

S=R=0 болCанда алдындаCы шыCыс сигналы саKталады RS-триггер жaмысын таCы ажыратып Kосу (переключение) кестесі к™мегімен к™рсетуге болады.

Кірістер
ШЫBЫСТАР
Жaмыс режимі

НЕМЕСЕ-ЕМЕС
Ж€НЕ-ЕМЕС



S
R
S
R
Q
Q


0
0
1
1
1
0
саKтау

0
1
1
0
1
0
Жазу1

1
0
0
1
0
1
Жазу0

1
1
0
0
Х
X
РaKсат-етілмеген (Q=Q)


Cинхронды RS триггер. ОныS синхрондалатын сигнал _шін Kосымша С кірісі болады. ТриггердіS елгіленуі ж‰не Ж€НЕ –ЕМЕС элементінде жасалуы 13 суретте к™рсетілген.

S ж‰не R кіріс сигналдары аKпараттыK, ал С кірісінде синхрондалатын сигналдар. Солар арKылы триггердіS айырылып – Kосылу (переключение) жасалады.


4.2 D-триггер статикалыK басKарумен. D-триггер динамикалыK басKарумен
Оны аKпараттыK триггер не тоKтату триггері деп атайды (аCылшын delay - тоKтату, задежка). D-триггер тек синхронды бола алады. Ол тактілік импульстіS деSгейімен де, оныS фронтымен де ажыратылып, Kосылуы м_мкін. D-триггердіS белгіленуі, жазбасы ж‰не жaмысыныS уаKыт диаграммалары 14 суретте келтірілген.


D кірісі- аKпараттыK, С кірісі- синхрондалCан. С=0 болCанда саKтау режімі, С=1 болCанда жазу режімі орындалады. Осыдан аKпаратты оKу кез келген уаKытта жасалуы м_мкін, ал жазу тек С=1 болCанда Cана. Триггер жазылCан такт біткенге дейін шыCыс сигналын тоKтатады. Осылайша D=1 кіріс сигналы екінші ж‰не _шінші синхроимпульс арасында бітеді, ал Q=1 Kалып к_йі _шінші такттіS соSына дейін саKталады. С кірісіндегі / белгісі сигналдыS т™мендеуі бойынша фиксация орындалатынын к™рсетеді.
JарастырылCан D-триггер cинхронды RS-триггер негізінде жасалCан.













€мбебап JK-триггер. T-триггер
ОлардыS функционалды м_мкіндіктері к™п болCандыKтан кеSінен Kолданылады. JK-триггердіS Kалып к_й кестесі:

J
K
Q

0
0
Q

0
1
0

1
0
1

1
1
13 EMBED Equation.3 1415








Кестеден алCашKы _ш кіріс сигналыныS комбинациясы _шін J ж‰не К кірістері RS-триггердіS S ж‰не R кірістерініS р™лін ойнайды.БіраK J=k=1 болCанда JK- триггер жаCдайы RS-триггер жаCдайынан Kатты айырылады. RS-триггер _шін-бaл кіріс айнымалыларына тыйым салынCан комбинация, ал JК-триггерде жаCдай Kарама KарсыCа ауысады.
Триггер жaмысын мына функциямен сипаттауCа болады.
Q=13 EMBED Equation.3 1415 *Q+13 EMBED Equation.3 1415*K







Т-триггер. Оны таCы санау триггері деп атайды. ОныS санау импульстары жіберілетін бір басKару С кірісі болады(15 сурет). Jосымша кірістер Kарастырылмайды.
€р-бір синхроимпульсті жіберген соS Т-триггер жаCдайы Kарама-KарсыCа ауысады.
Т-триггерлер тек екі баспалдаKты RS, D, JK-триггерлер негізінде Kaрылады. Мысалы, Т-триггерді D-триггер негізінде жасау _шін (D-триггер синхроимпульс фронтымен басKарылса) D-триггердіS инверсті шыCысын оныS аKпараттыK кірісімен байланыстырса болады.
Санау триггердіS жaмысын т_сіндіретін уаKыт диаграммалары 16 суретте к™рсетілген. D-триггер негізінде жасалCан санау триггер жаCдайыныS айырылып, Kосылуы синхроимпульстардыS алдыSCы фронттары т_скенде жасалады. Санау триггердіS шыCысындаCы берілетін импульс жиілігі кіріс синхроимпульстардан екі есе кіші. СондыKтан оларды жиілікті б™лігіне ретінде Kолданады. Егер бір санау трриггері жиілікті екіге б™летін болса, онда жиілікті 4-ке б™лу _шін тізбектей KосылCан екі триггер Kажет болады.









Сурет 16 Санау триггердіS жaмысыныS уаKыт диаграммалары.

5 ТАJЫРЫП Регистрлер

Жоспар
5.1. Негізгі aCымдары.
5.2. СаKтау регистерлері.
5.3. ЖылжудыS резирсивті регистрі.

5.1 Негізгі aCымдары
К™п разрядты санды саKтауCа арналCан цифрлар KaрылымдардыS т_йіні. Олар таCы саKталатын санды оSCа ж‰не солCа Kарай жылжытады, оны параллельді формадан тізбекті формаCа ж‰не керісінше т_рлендіреді. Регистрлер бір баспалдаKты ж‰не екі баспалдаKты синхронды RS, D ж‰не JK триггер негізінде Kaрылады.

РегистрлердіS негізгі сипаттамалары разрядтілігі, аKпаратты Kабылдау ж‰не жіберу т‰сілдері. Регистр разрядтілігі оны Kaрайтын триггер санымен аныKталады.

5.2 СаKтау (жады) регистрлері
АKпаратты параллельді Kабылдайтын ж‰не беретін регистрлері аKпаратты саKтауCа арналCан. Олар саKтау не жады регистрлері деп аталады. ЖаSа аKпараттыS жады регистрлеріне жазылуы регистрдіS С кірісіне синхроинпульс фронты жіберілу барысында орындалады . Ж‰не де D0 Dm кірістерінде жаSа цифрлыK комбинация (аKпарат) орнатылCан соS.
ЖазылCан цифрлыK аKпараттыS разряд саны регистрдіS разрядтілігімен аныKталады. Жады регистрлері Д-триггер негізінде жасмалуы м_мкін, егер аKпарат регистр кірісінде бірфазалыK сигнал т_рінде берілсе, ж‰не де RS –триггер негізінде жасалады, егер аKпарат парафазды сигнал т_рінде берілсе.


Сурет 17. D- триггердегі саKтау регистрлері синхроимпульс деSгейімен синхрондалатын (а), фронтымен (б) ж‰не RS триггерлерде фронтпен синхрондалатын (в)

5.3 ЖылжудыS резирсивті регистрі
АKпаратты тізбекті Kабылдайтын ж‰не беретін регистрлер жылжу регитрлері деп аталады. ОныS белгіленуі 18 суретте берілген . МaндаCы «тіл» баCыты жылжу баCытына с‰йкес келеді.


Жылжу регитрлері аKпаратты саKтау ж‰не т_рлендіру функцияларын орындайды. Олар екілік санау ж_йесіндегі сандарды к™бейту ж‰не б™лу _шін Kолданылуы м_мкін. Себебі екілік санды бір разрядKа солCа жылжыту, оны екіге к™бейтуге с‰йкес келеді, ал оSCа жылжыту - екіге б™луге с‰йкес келеді. Ол к™бінде тізбекті цифрлыK аKпаратты параллельді кодKа т_рлендіруде немесе кері процесте Kолданылады. Ж‰не де цифрлыK формада берілген сигналды тоKтату элементі ретінде Kолданылуы м_мкін.
Жылжыту регистрлері D-триггер немесе RS-триггер негізінде жасалуы м_мкін. Бaл жерде аKпаратты бірінші разрядKа енгізу _шін инвертор Kосылады (D-триггер бірінші разряд болып саналады). БарлыK жылжу регистрлері екі баспалдаKты не синхроимпульс фронтымен синхрондалатын триггерлер негізінде жасалады. Жылжу регистрлерініS разряды саKтау регистрлерінде секілді оныS Kaрамына кіретін триггер санымен аныKталады. Жылжу регистрінен параллельді аKпаратты шыCару регистрдіS барлыK триггерлерін б™лек шыCыстарCа Kосу барысында орындалады (суретте бaл шыCыстар штрих сызыKтарымен к™рсетілген).
Жылжу регистрініS жaмысы 19- а суреттегі схемада к™рсетілген. РегистрдіS барлыK триггерлері оS басында логикалыK н™л жаCдайында тaрады деп есептейік, яCни Q0=0, Q1=0, Q2=0, Q3=0. Егер D-триггердіS Т1 кірісінде 0 болса, онда триггерлердіS С - кірісіне жіберілген синхроимпульстер олардыS жаCдайын ™згертпейді.




6 ТАJЫРЫП. Санауыштар

Жоспар
6.1. Тізбектелген тасымалдаумен асинхронды санауыш.
6.2. Паралельді тасымалдаумен синхронды санауыш.

Санау триггері негізінде Kарапайым санауышты алуCа болады. Олар санауыш кірісіне т_скен электр импульстарын санауды орындайды. АлынCан н‰тиже параллельді кодта к™рсетіледі.
Санауыштар асинхронды ж‰не синхронды болуы м_мкін.














6.1 Тізбектелген тасымалдаумен асинхронды санауыш
Асинхронды санауыш тізбекпен байланысKан триггердіS D ж‰нe JK жиынын Kaрайды. ТриггердіS ‰р біреуіне екілік санныS биті с‰йкес келеді. Егер санауышта m ттриггер болса, онда м_мкін болатын жаCдайлардыS саны 2 mтеS, М=2m. Екілік санауышта санау 0-ден басталып еS к™бі 2m -1 дейін жетуі м_мкін. М=16 болатын екілік Kосу санауышын KарастырайыK. Ол JK триггер негізінде жасалсын. Т1 триггерінен басKасыныS барлыCында синхрондалатын кіріс алдындаCы триггердіS шыCысымен байланысKан, сондыKтан триггер жаCдайы алдыSCы триггердіS жауабы бойынша ™згереді.

N
Q3
Q2
Q1
Q0

0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1




















6.2 Параллельді тасымалдаумен синхронды санауыш
Осындай санауышта триггерлерге синхроимпульс жіберілуі бір уаKыттажасалады (синхронды). Ж‰не де триггердіS Kалып к_й жаCдайлары синхронды ™згереді,яCни синхроимпульс бойынша ™з жаCдайын ™згерту Kажет болса триггер оны басKалармен бірге бір уаKытта жасайды, бaл санауыштыS тез ‰рекеттілігін Kамтамасыз етеді.

€дебиеттер

Негізгі ‰дебиет
ЕрмаCанбетов J.Т., Цифрлы электроника: оKу Kaралы/ Ред. Ж.С.АKылбаев – JараCанды: JарМУ, 2001.-175б.
Цифровые и аналоговые интегральные микросхемы. Справочник. – М.: Радио и вязь, 1989. – 495с.
Савельев А.Я., Прикладная теория цифровых автоматов. Учеб. Для вузов по спец. ЭВМ. – М.: Высшая школа, 1987. – 271с.
Ахметов Б.С. Основы схемотехники. Учебное пособие. – Актобе: АГУ им.К.Жубанова, 2005. – 193с.

Jосымша ‰дебиет
Миллер Р. Теория переключательных схем. М.: Мир, 1970.
Фридман А., Менон П. Теория и проектирование переключательных схем. М.: Мир, 1978.
Кук Д., Бейз Г. Компьютерная математика. М.: Наука, 1990.
Кузнецов О.П., Адельсон-Вельский Г.М. Дискретная математика для инженера. М.: Энергоатомиздат, 1988.
Вавилов Е.Н., Портной Г.П. Синтез схем электронных цифровых машин. М.: Наука, 1970.
Фомичев В.С. Арифметические и логические основы вычислительной техники: Конспект лекций./ЛЭТИ. Л., 1973-1975. Вып.1. 1973; Вып.2. 1974; Вып.3. 1975; Вып.4. 1975.











13PAGE 15


13PAGE 14215



b2 a2

Сумматор
g p

g3 p3 C3 g2 p2 C2 g1 p1 C1 g0 p0
демелі тасымалдауды схемасы




b3 a3

Сумматор
g p



кіріс

шыCыс

1




1-кіріс

2-кіріс

шыCыс

&




1-кіріс

2 -кіріс

шыCыс

1

емес

&











3шыCыс

1кіріс 2кіріс 3кіріс 1шыCыс 2шыCыс 3шыCыс

0 0 0 0 1 0
0 0 1 0 1 1
0 1 0 1 0 0
0 1 1 1 0 1
1 0 0 1 0 0
1 0 1 1 0 0
1 1 0 1 0 0
1 1 1 1 0 0


1

2

3

DC

0
1
2
3
4
5
6
7

Сурет1. 3 кірісті дешифраторды белгіленуі

1

1

1

X3
X2





X1

X0

Y1



Y2

EN


3
2
1
0

CD


1
2

Сурет 2. 4 кірісті шифраторды функционалды схемасы жєне оны белгіленуі


&

&

&

&

1

1

1

Y

Сурет 4. мультиплексор-
ды функци-оналды схемасы

A


B


C

D

S0


S1

A
B
C
D
S0
S1

MS



Y

Сурет 3. мультиплексор-ды белгіленуі

A
B
C
D

MS


Y
S0
S1


Cурет 5. демультиплек-сор схемасы жєне оны белгіленуі

A

B


C


D

&

&

&

&

1

1

Y








S0


S1

Сурет 6. n разрядты цифрлы компаратор

=1

=1

=1

&

.
·

A=B

A1
B1

A2
B2




An
Bn


Сумматор
g p

b1 a1

Сумматор
g p

b0 a0

C4

S3

S2

S1

S0

G P

C0

импульс

асинхронды

импульс

синхронды



Root EntryEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation Native

Приложенные файлы

  • doc 122541
    Размер файла: 729 kB Загрузок: 0

Добавить комментарий