Тест к зачету ЭВМ и ПУ

Организация ЭВМ и С

###THEMES###
Представление информации в ЭВМ
Выполнение операций в ВТ
Основы программирования на Ассемблере
Базовые принципы организации ЭВМ
Логический уровень организации ЭВМ
Архитектура и организация МП IA-32
Формат команд и способы адресации
Память ЭВМ
Система прерываний
Организация ввода-вывода




Представление информации в ЭВМ
Система счисления в которой вес цифры меняется в зависимости от ее местоположения в числе называется
-Двоичной
-Позиционной
-Непозиционной
-восьмеричной

Количественный эквивалент числа в позиционной системе счисления описывается выражением
, где n –
-Количество цифр в дробной части
-Количество цифр в целой части
-Количество цифр в числе
-Основание системы счисления

Количественный эквивалент числа в позиционной системе счисления описывается выражением, где m –
-Количество цифр в дробной части
-Количество цифр в целой части
-Количество цифр в числе
-Основание системы счисления

Количественный эквивалент числа в позиционной системе счисления описывается выражением, где p –
-Количество цифр в дробной части
-Количество цифр в целой части
-Количество цифр в числе
-Основание системы счисления

Двоичное число 0101,1b cоответствует десятичному эквиваленту
-4,5d
--5,2d
-5,5d
-11d
Шестнадцатеричное число A9h cоответствует десятичному эквиваленту
-169d
-89d
-38d
--09d

Двоичное число 10101111b соответствует шестнадцатеричному эквиваленту
-FAh
-AAh
-10Fh
-AFh

Шестнадцатеричное число 93h соответствует двоичному эквиваленту
-10010011b
-00111001b
-11001001b
-10000011b

Десятичное число 25d соответствует двоичному эквиваленту
-10011b
-11001b
-11101b
-10111b

Десятичное число 0,375d соответствует двоичному эквиваленту
-1,111b
-0,110b
-0,011b
-0,001b

Расположите шестнадцатеричные числа в порядке возрастания:
C9h
A9h
9Ah
9Ch

Дополнительный двоичный код десятичного числа со знаком +12d равен
-11000000b
-11001100b
-00001100b
-10001100b

Дополнительный двоичный код десятичного числа со знаком -12d равен
-11001111b
-11110100b
-00001100b
-10001100b

Двоичные целые числа без знака форматом 1 байт находятся в диапазоне
--127+128
--128 +127
- 0 255
-065535

Двоичные целые числа со знаком форматом 1 байт находятся в диапазоне
--127+128
--128 +127
--32768+32767
-065535

Двоичные целые числа без знака форматом 2 байта (слово) находятся в диапазоне
--128 +127
--127+128
-0 255
-065535

Двоичные целые числа со знаком форматом 2 байта (слово) находятся в диапазоне
--127+128
--128 +127
- -32768+32767
-065535

В стандарте IEEE754 для представления двоичных чисел с плавающей точкой используются нормализованные числа, в которых точка располагается
-слева от старшего ненулевого бита мантиссы
-справа от старшего бита мантиссы
-слева от старшего бита мантиссы
-справа от старшего ненулевого бита мантиссы

Нормализованное по стандарту IEEE754 двоичное число 10110,0011*22 соответствует
-1,01100011*26
-0,01100011*26
-1,01100011*2-4
-0,01100011*2-4

Вещественные числа в формате IEEE754 имеют в своем представлении три двоичных поля
-Знак мантиссы
-Знак порядка
-Смещенный порядок
-Порядок
-Целая часть мантиссы
-Дробная часть мантиссы

Смещенный порядок в представлении вещественного числа в формате IEEE754 позволяет сэкономить 1 бит, предназначенный для
-Знака мантиссы
-Знака порядка
-Дробной части числа
-Целой части числа

Вещественные числа одинарной точности в формате IEEE754 разрядность
-80 бит
-16 бит
-32 бита
-64 бита

Вещественные числа двойной точности в формате IEEE754 разрядность
-80 бит
-16 бит
-32 бита
-64 бита

Сколько двоичных разрядов занимает беззнаковое число 96d (десятичное) в неупакованном двоично-десятичном формате (BCD)
-8
-12
-16
-32

Сколько двоичных разрядов занимает число 96d (десятичное) в упакованном двоично-десятичном формате (BCD)
-8
-12
-16
-32

ASCII коды символов “C” и “D” отличается на
-2
-1
-28
-8

Cтарший разряд четырехразрядного целого двоичного числа имеет вес
-2
-8
-4
-1

Младший разряд восьмиразрядного целого двоичного числа имеет вес
-2
-8
-4
-1

Старший разряд восьмиразрядного целого двоичного числа имеет вес
-27
-28
-20
-21

Знаковый разряд однобайтового числа – это разряд
-D7
-D0
-D1
-D8

Выполнение операций в ВТ
Результат логической операции AND над операндами A = 01100011b и В = 10000111b будет равен
-00000011b
-11100111b
-10011100b
-11111100b

Результат логической операции OR над операндами A = 01100011b и В = 10000111b будет равен
-00000011b
-11100111b
-10011100b
-11111100b

Результат арифметической операции сложения над операндами A = 01100011b и В = 10000111b будет равен
-00000011b
-11100111b
-10011100b
-11101010b

Результат арифметической операции сложения над операндами A = -9d и В = 15d будет равен
-00000011b
-11100111b
-00000110b
-11111100b

Результат арифметической операции сложения над операндами A = 12d и В = -15d будет равен
-00000011b
-11100111b
-00000110b
-11111101b

Результат арифметической операции сложения равен 11111101b, а флаги результата имеют значения
-PF=0, ZF=0, SF=1
-PF=1, ZF=1, SF=1
-PF=0, ZF=0, SF=0
-PF=1, ZF=0, SF=1

Результат операции логического умножения равен 10000101b, а флаги результата имеют значения
-PF=0, ZF=0, SF=0
-PF=1, ZF=1, SF=1
-PF=0, ZF=0, SF=0
-PF=0, ZF=0, SF=1

Результат арифметической операции вычитания равен 00111101b, а флаги результата имеют значения
-PF=0, ZF=0, SF=0
-PF=1, ZF=1, SF=1
-PF=0, ZF=1, SF=0
-PF=0, ZF=0, SF=1

При сложении беззнаковых чисел индикатором переполнения является флаг
-OF
-SF
-CF
-AF

При сложении чисел со знаком индикатором переполнения является
-CF= OF
-CF=1
-OF=1
-CF# OF

При сложении чисел со знаком переполнение может происходить если операнды имеют
-Разные знаки
-Одинаковые знаки
-не происходит никогда
-происходит всегда

При вычитании чисел со знаком переполнение может происходить если операнды имеют
-Разные знаки
-Одинаковые знаки
-не происходит никогда
-происходит всегда

При выполнении логических операций знак результата кодируется
-значением старшего бита
-значением младшего бита
-результат не имеет знака
-всегда отрицательный

При выполнении логических операций сигнал межразрядного переноса
-не формируется
-учитывается в следующем разряде
-устанавливает флаг CF
-устанавливает флаг AF

Беззнаковые целые числа - это числа
-среди которых нет отрицательных
-среди которых нет 0
-в диапазоне -65535...+65535
-среди которых нет положительных

Основы программирования на Ассемблере
Процесс преобразования программы на ассемблере в машинные коды называется
-компиляцией
-загрузкой
-компоновкой
-ассемблированием


Для создания программы на Ассемблере последовательно выполняются этапы
Отладка
Компоновка
Создание исходного модуля
Трансляция

Непосредственную загрузку регистра можно выполнить с помощью команды
-MOV dst, data
-MOV dst, src
-LEA reg, mem
-XCHG reg, mem

Внутрисегментное смещение переменной var_1 может быть загружено в регистр DX командами
-MOV DX, var_1
-MOV var_1, DX
-MOV DX, offset var_1
-LEA DX, var_1

Переменную var_1 можно загрузить в регистр AL командой
-MOV AL, var_1
-MOV var_1, AL
-MOV AL, offset var_1
-LEA AL, var_1

Операндом команды работы со стеком PUSH src может быть
-Любой 16 битовый регистр или двухбайтовая ячейка памяти
-Любой регистр или ячейка памяти
-Любой 16 битовый регистр кроме сегментного или двухбайтовая ячейка памяти
-Любой 16 битовый регистр кроме сегментного

Операндом команды работы со стеком POP dst может быть
-Любой 16 битовый регистр кроме сегментного
-Любой 16 битовый регистр кроме сегментного или двухбайтовая ячейка памяти
-Любой 16 битовый регистр или двухбайтовая ячейка памяти
-Любой 16 битовый регистр кроме сегментного регистра CS или двухбайтовая ячейка памяти

При прямой адресации к портам ввода-вывода используются команды
-IN ac, port
-IN ac, DX
-OUT DX, ac
-OUT port, ac

При косвенной адресации к портам ввода-вывода в качестве указателя адреса порта используется регистр
-DS
-CS
-CX
-DX

При прямой адресации к портам ввода-вывода используются команды IN ac, port и OUT port, ac в которых операнд port является
-Числом в диапазоне 0..255
-Числом в диапазоне –128-127
-Числом в диапазоне 065535
-Числом в диапазоне 0220

Ошибочными являются ассемблерные команды
-MOV AL, CH
-MOV CX, 3Eh
-MOV SI, AH
-MOV DS, 8EEEAh
-MOV DX, var_1

Операндами команды MOV dst, src могут быть
-Регистр – регистр
-Сегментный регистр – сегментный регистр
-Память – регистр
-Память – память
-Регистр – непосредственные данные
-Непосредственные данные – регистр
-Регистр – память
-Сегментный регистр – непосредственные данные
Длина операндов в командах передачи данных должна быть
-Равна 1 байту
-Разной
-Одинаковой
-Равна 2 байтам

Операнды логических команд являются
-Целыми Числами без знака
-Целыми Числами со знаком
-Вещественными числами со знаком
-Вещественными числами без знака

При выполнении команд логических операций флаг переноса CF
-Формируется
-Всегда равен 1
-Всегда равен 0
-Не формируется

Если содержимое AL = 0Fh , то результатом выполнения команды NOT AL, будет
-11110000b
-00001111b
-10101010b
-00000000b

Формат директив Ассемблера предусмативает следующие поля
-имя
-метка
-директива
-комментарий
-мнемоника
-операнд(ы)
-префикс

Формат команд Ассемблера предусматривает следующие поля
-метка
-мнемоника
-имя
-префикс
-директива
-операнд(ы)
-комментарий

Каждая команда при трансляции формирует код длиной
-1 байт
-4 байта
-длина зависит от способов адресации операнда
-2 байта

В каждой программе на Ассемблере обязательно должен быть
-сегмент стека
-сегмент кода
-сегмент адреса
-сегмент данных

Команды Ассемблера могут быть
-адресными
-безоперандными
-двухоперандными
-безадресными
-однооперандными

.Code это директива
-закрытия сегмента кода
-открытия сегмента кода
-объявления данных
-резервирования памяти под сегмент кода

. Data - это директива
-объявления данных в программе
-резервирования памяти под данные, используемые в программе
-открытия сегмента данных
-объявления констант, используемых в программе


.Model <модель памяти> - это директива предполагает использования
-организацию дополнительного сегмента данных в программе
-упрощенных директив описания сегментов .Data, .Stack, .Code
-стандартных директив SEGMENT и ENDS
-директивы ASSUME для связывания сегментов программы с сегментными регистрами

Директива ASSUME связывает
-метку команды с командой
-сегментные регистры с логическими сегментами программы
-точку входа в программу с командой
-точку выхода из программы с командой

Для исполняемых модулей типа .COM справедливо
-(DS)>(SS)>(CS)
-(DS)<(SS)<(CS)
-(DS)=(SS)=(CS)
-(DS)
·(SS)
·(CS)

В исполняемых модулях типа .COM
-логические сегменты программы увеличиваются на 64 Кбайт
-стек отсутствует
-данные, стек и команды размещаются в одном сегменте
-логические сегменты программы равны 16 Кбайт

Сегменты исходного модуля должны располагаться в порядке
-данные, стек, код
-произвольном
-код, данные, стек
-стек, данные, код

Результат операции умножения операндов размером byte MUL src помещается в
-ячейку памяти
-в регистр DX
-регистр-аккумулятор АХ
-в стек

Результатом выполнения команды MUL CL будет
-AX:=(AX)*(CX)
-DX:=(DL)*(CL)
-AX:=(AL)*(CL)
-AL:=(AL)*(CL)

Базовые принципы организации ЭВМ
Первая цифровая ЭВМ "ENIAC" была запущена в эксплуатацию в ... году
1946

Цифровая ЭВМ - это ... совокупность технических средств, предназначенная для автоматизированной обработки дискретных данных по заданному алгоритму
программно-управляемая

Суть базовых положений на которых строятся ЦЭВМ Неймановской архитектуры сводятся к 4 принципам
-распараллеливания вычислений
-двоичного кодирования
-использования конвейера вычислений
-адресности
-однородности памяти
-программного управления

Информацию, хранящуюся в ЭВМ можно разделить на две основные категории
-числа
-атрибуты
-команды
-символы
-данные

ЦЭВМ Гарвардской архитектуры предполагает наличие
-общей памяти для команд и для данных
-раздельной памяти для команд и для данных
-общей памяти стекового типа для команд и для данных
-раздельной памяти стекового типа для команд и для данных

Типовая ЦЭВМ содержит функционально-независимые узлы
-ЦПЭ
-регистры
-монитор
-память
-клавиатуру
-УВВ

ПЗУ ЭВМ не может работать в режиме
-программирование
-хранение
-запись
-считывание

ОЗУ может работать в режимах
-запись
-тестирование
-считывание
-хранение
-программирование

В ЭВМ Неймановской архитектуры коды команд и данные храняться
-в регистрах микропроцессора
-в стеке
-в общей памяти
-в КЭШ-памяти

Последовательность команд, хранящихся в памяти ЭВМ и выполняющих законченную задачу, называется
-алгоритмом
-процедурой
-программой
-телом цикла

Адрес следующей выполняемой команды однозначно определяется в процессе выполнения
-начальной команды
-специальной команды
-команды передачи управления
-текущей команды

При линейных алгоритмах адресом следующей выполняемой команды является адрес
-текущей команды
-следующей по порядку команды
-любой другой команды
-специальной команды

При выполнении ветвлений в программах адресом следующей выполняемой команды является адрес
-следующей по порядку команды
-текущей команды
-специальной команды
-любой другой команды

Первым шагом алгритма выполнения любой команды в ЭВМ является
-извлечение операндов из памяти
-извлечение (выборка) команды из памяти
-сохранение результата в память
-выполнение операции, предусмотренной командой

Обобщенный алгоритм выполнения команд предусматривает последовательное выполнение шагов
выполнение операции, предусмотренной командой
извлечение операндов из памяти
сохранение результата в память
извлечение (выборка) команды из памяти

Программа должна заканчиваться командой
-пуск
-сброс
-останов
-очистить память

Старшая часть битов машинного кода команды содержит информацию о
-мнемонике команды
-коде операции (КОП)
-операндах
-знаке операндов

Младшая часть битов машинного кода команды содержит информацию о
-мнемонике команды
-коде операции (КОП)
-операндах
-знаке операндов

Центральный процессор ЭВМ содержит
-блок регистров
-АЛУ
-стек
-ОЗУ
-ПЗУ
-Устройство управления (УУ)

Устройства ввода-вывода подключаются к внутрисистемной шине через
-дешифратры адреса
-регистры ввода-вывода
-порты ввода-вывода
-мультиплексоры

Логический уровень организации ЭВМ
Логическим базисом называется ... необходимый набор функций с помощью которых может быть реализовано логическое выражение любой сложности
минимально

Логическое соотношение 13 EMBED Equation.DSMT4 1415называется
-законом противоречия
-законом де Моргана
-законом двойного отрицания
-законом равносильности

Дешифратор - это
-Преобразователь активного сигнала на одном или нескольких входах в кодовое слово на выходе.
-Преобразователь позиционного двоичного кода в активный сигнал на одном из выходов.
-Преобразователь активного сигнала на одном или нескольких входах в активный сигнал на одном или нескольких выходах
-Преобразователь унитарного кода на входах в активный сигнал на одном или нескольких выходах

Шифратор - это
-Преобразователь унитарного кода на входе в позиционный двоичный код на выходе
-Преобразователь входного кодового слова в активный сигнал на одном из выходов
-Преобразователь активного сигнала на одном или нескольких входах в активный сигнал на одном или нескольких выходах.
-Преобразователь позиционного кода на входе в позиционный двоичный код на выходе

Мультиплексор - это
-Переключатель одного информационного входа на один из нескольких выходов
-Переключатель одного из информационных входов на единственный выход
-Переключатель одного из информационных входов на один из нескольких выходов
-Переключатель нескольких информационных входов на несколько выходов

Демультиплексор - это
-Переключатель единственного информационного входа на один из нескольких выходов.
-Переключатель одного из информационных входов на один выход
-Переключатель одного из информационных входов на один из нескольких выходов.
-Переключатель единственного информационного входа на единственный выход.

Типы триггеров, которые могут работать в счетном режиме
-D-триггер
-JK-триггер
-T-триггер
-RSC-триггер

Вход C0 АЛУ предназначен для подачи сигнала
-режима работы
-выходного переноса из старшего разряда
-входного переноса в младший разряд
-входного переноса в старший разряд

Параллельный регистр (регистр памяти) предназначен для
-записи, хранения и выдачи параллельного кода
-записи и преобразования параллельного кода
-хранения и преобразования параллельного кода
-для преобразования последовательного кода в параллельный

Для преобразования последовательного двоичного кода в параллельный требуется
-параллельный регистр
-регистр сдвига
-регистр памяти
-кольцевой регистр

Для формирования циклически повторяющихся цифровых последовательностей необходим
-параллельный регистр
-кольцевой регистр
-регистр сдвига
-регистр памяти

Для записи двоичного слова в параллельный регистр нужно выполнить последовательность действий
на вход разрешения записи подать сигнал разрешения
на входе сброса установить пассивный уровень
на входах данных установить записываемое двоичное слово

Модуль счета счетчика определяет
-число возможных состояний счетчика
-число триггеров в счетчике
-тип триггеров в счетчике
-режим работы счетчика

Счетчик с максимальным быстродействием - это
-асинхронный счетчик
-синхронный с последовательным переносом
-синхронный с параллельным переносом
-синхронный с последовательно-параллельным переносом

ПЗУ относится к
-энергозависимой памяти
-КЭШ-памяти
-энергонезависимой памяти
-внешней памяти

ОЗУ относится к памяти
-энергонезависимого типа
-энергозависимой типа
-с произвольной выборкой
-внешнего типа
-стекового типа

Регенерация записанных данных необходима для ИМС ОЗУ
-статического типа
-динамического типа
-стекового типа
-регистрового типа

Для считывания данных из ячейки SRAM нужно выполнить следующую последовательность действий:
На входе WR/RD установить режим считывания
На вход CS подать активный уровень
На вход адреса подать код адреса ячейки

Для записи данных в ячейку SRAM нужно выполнить следующую последовательность действий:
На вход адреса подать код адреса ячейки
На вход данных DI подать входные данные
На вход CS подать активный уровень
На входе WR/RD установить режим записи

ИМС ПЗУ с 11 входами адреса и 8 выходами данных имеет емкость
-1Кбайт
-1Кбит
-2Кбайт
-2Кбит

Архитектура и организация МП IA-32
Машинный цикл выполнения команды представляет циклическую последовательность следующих действий
запись результатов в память
выборка команды из памяти, ее декодирование и формирование адреса следующей
выполнение команды
считывание операндов из памяти

Магистраль "Общая шина" предполагает
-подключение одноименных входов/выходов всех устройств к общим линиям
-подключение входов/выходов всех устройств к индивидуальным линиям
-назначение каждому устройству уникального адреса
-возможность перевода выходов всех устройств в состояние "отключено" (Z-состояние)
-отсутствие адресных входов у устройств

Шинная организация ЭВМ предполагает наличие в системе
-шины адреса
-шины ввода-вывода
-шины управления
-шины синхронизации
-шины данных

Простейший конвейер в МП i8086 обеспечивает
-одновременное сохранение результатов выполнения текущей команды и выполнение следующей
-одновременное выполнение текущей команды и выборку следующей
-одновременное выполнение двух команд
-одновременную выборку двух команд


Шины адреса и данных в системе с МП i8086 имеют разрядность
-24 бита
-20 бит
-16 бит
-32 бита
-64 бита

Микропроцессор - это
-комбинационное устройство обработки цифровой информации
-программно-управляемый конечный автомат
-программно-управляемое устройство обработки цифровой информации
-устройство обработки цифровой информации на основе последовательностных устройств

В базовом МП i8086 используется число регистров равное
-12
-10
-14
-16

Сегментные регистры МП в реальном режиме работы предназначены для
-хранения исполнительного адреса исполняемых команд
-хранения базовых адресов сегментов программы
-хранения исполнительного адреса следующих команд
-хранения логических адресов операндов

Регистр указателя команд IP предназначен для хранения
-исполнительного адреса выполняемой команды
- исполнительного адреса следующей команды
-сегментного адреса следующей команды
-хранения логического адреса выполняемой команды

Регистры SP, BP, SI, DI можно делить на старший и младший байты
-в случае необходимости
-в особых ситуациях
-никогда
-всегда

Флаг ZF=1, если
-произошло переполнение разрядной сетки
-сформировался перенос из старшего разряда
-результат операции равен 0
-число двоичных единиц в результате четное

Флаг PF=1, если
-произошло переполнение разрядной сетки
-сформировался перенос из старшего разряда
-результат операции равен 0
-число двоичных единиц в результате четное

Флаг CF=1, если
-число двоичных единиц в результате четное
-произошло переполнение разрядной сетки
-результат операции равен 0
-сформировался перенос из старшего разряда

Флаг SF=1, если
-произошло переполнение разрядной сетки
-результат операции равен 0
-в старшем разряде результата 1
-сформировался перенос из старшего разряда

Флаг OF=1, если
-сформировался перенос из старшего разряда
-сформировался перенос в старший разряд
-сформировался перенос из младшего полубайта
-результат операции равен 0

Каждая декодированная в микропроцессоре команда вызывает из блока микропрограммного управления (БМУ)..., которая формирует управляющие сигналы, обеспечивающие ее выполнение
микропрограмму

Устройство управления микропроцессора включает в себя
-Блок Микропрограммного Управления (БМУ)
-Регистры очереди команд
-Счетчик команд
-Дешифратор команд
-Сумматор адресов

В реальном режиме работы МП доступным является адресное пространство размером
-216
-232
-220
-224

Сегменты в памяти могут начинаться с адресов
-кратных 64
-произвольных
-четных
-кратных 16

Базовый адрес сегмента SEG имеет разрядность
-32 бита
-8 бит
-16 бит
-20 бит


Внутрисегментное смещение OFFSET имеет разрядность
-16 бит
-20 бит
-32 бит
-8 бит

Логический адрес ячейки памяти это
-полный 20-и битовый адрес ячейки
-пара 16-и битовых адресов SEG:OFFSET
-базовый адрес ячейки
-адрес ячейки с учетом страницы
Физический адрес ячейки памяти формируется по правилам
-PA=SEG-EA
-PA=16*SEG-EA
-PA=SEG/16-EA
-PA=16*EA-SEG

Если физический адрес ячейки памяти равен 12345h, то логическим адресом может быть
-1234:0005
-1236:0009
-1235:000А
-1233:0015
-1200:0345

Регистр DS предназначен для хранения базового адреса
-сегмента кода
-сегмента данных
-сегмента стека
-дополнительного сегмента данных

Регистр SS предназначен для хранения базового адреса
-сегмента кода
-сегмента данных
-сегмента стека
-дополнительного сегмента данных

Регистр CS предназначен для хранения базового адреса
-сегмента стека
-сегмента данных
-сегмента кода
-дополнительного сегмента данных

Регистр ES предназначен для хранения базового адреса
- сегмента кода
-сегмента данных
-дополнительного сегмента данных
-сегмента стека

Выйти за пределы 1Мбайта памяти в МП i8086 c 20-и битовой шиной адреса можно, если
-задать напрямую адрес больше FFFFFh
-использовать два сегментных регистра
-выйти за пределы нельзя
-в сегментный регистр загрузить адрес FFFFh, а смещение выбрать больше 000Fh

МП i8086 может одновременно работать с логическими сегментами программы, число которых не более
-1
-2
-8
-4

Для записи результата операции в память ЭВМ выполняются следующие действия
2Получив сигнал с ША и ШУ, память активизирует ячейку с установленным адресом
1Микропроцессор формирует на ША адрес нужной ячейки, передает на ШД результат операции, а на ШУ формируется сигнал "Запись в память"
3Данные с ШД записываются в ячейку
5МП начинает выборку следующей команды
4Память формирует на ШУ сигнал, что данные записаны

Мультиплексирование сигналов на выводах микропроцессора обеспечивает
-уменьшение числа выводов ИМС
-повышение быстродействия
-увеличение нагрузочной способности
-повышение надежности работы

Если логический адрес ячейки равен 1248:4321, то ее физический адрес равен
-16801h
-55690h
-167A1h
-44458h

Очередь команд в МП i8086 состоит из
-4-х 8-и разрядных регистров
-8-и 8-и разрядных регистров
-6-и 16-и разрядных регистров
-6-и 8-и разрядных регистров

Модифицировать содержимое регистра IP можно с помощью команд
-передачи данных
-сдвига
-передачи управления
-логических операций

Формат команд и способы адресации
Формат машинной команды определяет
-длину команд
-длину операндов команды
-код операции
-правила кодирования команд

Минимальная и максимальная длина машинных команд для МП 86 составляет
-1 байт
-15 байт
-4 байта
-6 байт
-8 байт

Минимальная и максимальная длина машинных команд для реального режима IA-32 составляет
-2 байта
-1 байт
-15 байт
-6 байт
-8 байт

Первым обязательным байтом машинной команды является байт
-постбайт
-префикс
-кода операции (КОП)
-смещения (Disp)

Поле префиксов команды в IA-32 является необязательным элементом и может иметь длину
-один префикс - 1 байт
-два префикса - 2 байта
-три префикса - 3 байта
-четыре префикса - 4 байта
-шесть префиксов - 6 байт

Поля двухоперандной команды, в общем случае, располагаются в следующем порядке
постбайт
Disp L
КОП
Disp H

Относительная адресация используется в командах
-передачи данных
-передачи управления
-арифметических
- сдвига

Команда ADD AX, [BX-SI+12] использует способ адресации операнда в памяти
-базовый
-индексный
-базово-индексный со смещением
-индексный со смещением

Команда XOR AL, AH использует способ адресации операндов
-непосредственная
-прямая
-регистровая
-косвенная

Команда ADD TEMP, BL использует способ адресации операнда в памяти
-непосредственная
-прямая
-регистровая
-индексная

Команда CMP CX, 400Dh использует способ адресации второго операнда
-прямой
-непосредственный
-базовый
-индексный

Команда MOV [SI], CL использует способ адресации операнда в памяти
-прямой
-непосредственный
-базовый
-индексный

Команда SUB AX, [BX] использует способ адресации операнда в памяти
-базовый
-индексный
-прямой
-непосредственный

Команда MOV AX, [BX+12] использует способ адресации операнда в памяти
-индексный
-базовый
-прямой
-базовый со смещением

Команда SUB [DI - 6], CX использует способ адресации операнда в памяти
-базовая со смещением
-индексная со смещением
-базово-индексная
-базово-индексная со смещением

Адресное пространство микропроцессора (число формируемых адресов) и число ячеек памяти ЭВМ
-совпадает
-число адресов может быть меньше
-число адресов может быть больше
-не совпадают никогда

Память ЭВМ
Основная память ЭВМ имеет емкость
-1 Мбайт
-640 Кбайт
-220 байт
-232 байт

Область данных BIOS находится в ... памяти ЭВМ
основной

Область памяти между границами 640 Кбайт и 1 Мбайт называется ... памятью
верхней

Графический и текстовый видеобуферы графического видеоадаптера имеют адреса, находящиеся в диапазоне адресов
-основной памяти
-верхней памяти
-HMA
-за пределами 1 Мбайта

НМА это область расширенной памяти размером
-1 Мбайт
-64 Кбайт
-64 Кбайт - 16 байт
-4 Гбайт

Обратиться к НМА в реальном режиме МП IA-32 можно, если установить логический адрес SEG:EA равным
-SEG=FFFFh
-SEG=0000h
-SEG=FFF0h
-EA=0000h
-EA=0010h...FFFFh

Начальный килобайт оперативной памяти предназначен для хранения
-области данных BIOS
-векторов прерываний
-операционной системы
-является свободным

Ячейки для отсчета текущего времени и даты находятся в области памяти называемой
-область векторов прерываний
-ПЗУ BIOS
-область данных BIOS
-ПЗУ расширений BIOS

Стек организуется в области ОЗУ
-свободной от программ
-область стека
-область операционной системы
-области данных BIOS

Система прерываний
Прерывание - это ... , поступающий на МП, который требует приостановить выполнение текущей программы и перейти на обслуживание другой, обладающей большим приоритетом
сигнал

Подпрограмма обслуживания прерывания называется
-обработчиком прерывания
-циклом обработки прерывания
-задачей обработки
-процедурой обработки прерывания
-стеком прерываний

Прерывания делятся на три категории
-программные
-системные
-внутренние
-внешние (аппаратные)
-пользовательские

Аппаратные прерывания, в порядке убывания приоритета, располагаются следующим образом
клавиатура
таймер
гибкий диск
принтер
мышь

Вектор прерывания имеет длину 4 байта и является логическим адресом
-команды вызова прерываний
-обработчика прерываний
-команды сохранения данных в стек
-команды останова

Вектор прерывания определяет
-номер прерывания
-логический адрес обработчика
-номер внутреннего прерывания
-номер внешнего прерывания

Контроллер прерываний обеспечивает
-передачу в МП номера вектора прерывания
-отключение внешнего устройства
-передачу запроса прерывания IRQ на вход NMI МП
-передачу на вход INT МП одного из запросов прерывания IRQ от ВУ
-формирование сигнала " подтверждение прерывания " INTA

Процессор, получив сигнал прерывания INT n, выполняет последовательность действий
сохраняет в стек содержимое регистров CS, IP и Flags
заканчивает выполнение текущей команды
выполняет действия, предусмотренные обработчиком прерывания
переходит на выполнение ПП обслуживания ( загружает в регистры CS и IP вектор прерывания)
по команде возврата из прерывания IRET возвращается в основную программу ( восстанавливает из стека значения CS, IP и Flags)

Немаскируемое прерывание поступает
-на вход INT МП
-на вход NMI MП
-формируется внутри МП
-на вход Reset MП

Запретить ( замаскировать) внешние прорывания можно, если
-нельзя
-установить флаг IF = 0
-установить флаг IF = 1
-сформировать сигнал подтверждение прерывания INTA

В случаях ошибки в памяти формируется запрос на
-маскируемое прерывание
-немаскируемое прерывание
-внутреннее прерывание
-программное прерывание

Связь между типом прерывания и процедурой его обслуживания ( обработчиком ) устанавливается с помощью
-номеров прерываний
-таблицы векторов прерываний
-указателя стека
-указателя адреса

Внутренние прерывания поступают
-на вход INT
-на вход NMI
-по цепям внутри МП
-на вход Reset

Прерывание по ошибке деления ( тип 0 ) относится к
-внешнему маскируемому
-внутреннему прерыванию
-внешнему немаскируемому
-программному

Программные прерывания формируются командой INT n, где n
-тип прерывания
-адрес прерывания
-вектор прерывания
-номер прерывания
-номер порта

Организация ввода-вывода
Шинным интерфейсом называется
-совокупность шин и линий для передачи информации
-внешний вид пользовательского экрана
-протоколы обмена
-панель управления
-пользовательское меню

Передача информации от ВУ к МП называется ...
{ввод;вводом;чтение;чтением}

Передача информации от МП к ВУ называется ...
{вывод;запись;выводом;записью}

Схема согласования ВУ с шинным интерфейсом
-дешифратор
-мультиплексор
-контроллер
-регистр

В состав контроллера ВУ обычно входят узлы:
-регистр сдвига
-регистр состояния
-регистр данных
-дешифратор команд
-дешифратор адреса

Программный ввод-вывод - способ обмена между МП и ВУ, при котором обменом управляет
-контроллер ВУ
-ВУ
-МП
-программа в ОЗУ

При программном вводе-выводе МП запрашивает регистр состояния контроллера ВУ о ... к обмену
готовности

При вводе-выводе по прерываниям процессом обмена управляет
-МП
-программа в ОЗУ
-контроллер ВУ
-оператор

При вводе-выводе по прерываниям сигналом начала обмена является
-сигнал готовности ВУ
-сигнал таймера
-сигнал обработки
-сигнал "требование прерывания"

Способ обмена информацией между ВУ минуя МП называется
-программным синхронным обменом
-обменом в режиме прямого доступа к памяти (ПДП)
-программным асинхронным обменом
-обменом по прерываниям

В режиме ПДП процессом обмена управляет
-контроллер ВУ
-контроллер ПДП
-МП
-программа в ОЗУ

При выполнении ввода из порта получателем является
-регистр флагов
-регистр указателя команд
-дешифратор команд
-регистр-аккумулятор

При выводе данных в порт источником данных является
-регистр указателя команд
-регистр-аккумулятор
-регистр сегмента данных
-регистр флагов

С помощью команд IN/OUT с прямой адресацией МП может обратиться к портам ввода-вывода число которых составляет
-216
-216/2
-28
-232

В качестве указателя адреса порта в командах IN/OUT с косвенной адресацией используется регистр
-CX
-DS
-CS
-DX


13PAGE 141715





Приложенные файлы

  • doc 283419
    Размер файла: 147 kB Загрузок: 0

Добавить комментарий